FABRICATION OF SEMICONDUCTOR DEVICE

Patent Number:

JP9069511

Publication date:

1997-03-11

Inventor(s):

YOSHIDA KAZUYOSHI

Applicant(s):

NEC CORP

Requested Patent:

☐ JP9069511

Application Number: JP19950222297 19950830

Priority Number(s):

IPC Classification:

H01L21/3065; C23F4/00; H01L21/304

EC Classification:

Equivalents:

JP2822952B2

Abstract

PROBLEM TO BE SOLVED: To realize vertical etching while eliminating the residue at level difference part perfectly by exposing the surface of a thin insulation film and then performing dry etching with high selective ratio in high pressure region using a mixture gas of HBr and O2.

SOLUTION: In the first etching step, etching is performed at a selective ratio of 15 with respect to an oxide using a mixture gas of CI2, HBr and O2 until an underlying oxide 4 is exposed. In the second etching step, etching is performed for a time substantially same as that of first etching at a selective ratio of 20 or above with respect to oxide using a mixture gas of HBr and O2. Since the selective ratio with respect to oxide is low in the first etching step, etching is stopped at a moment of time when the underlying oxide 4 is exposed. The unetched part 5A on the side wall of field oxide 2 is removed during second etching step.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-69511

(43)公開日 平成9年(1997)3月11日

(51) Int.Cl.6	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 1 L 21/3065			H 0 1 L 21/302	F
C 2 3 F 4/00			C 2 3 F 4/00	Α
				E
H 0 1 L 21/304	341		H01L 21/304	3 4 1 D
			21/302	L
			審査請求有	請求項の数4 OL (全 9 頁)
				

(21)出願番号

特願平7-222297

(22)出願日

平成7年(1995)8月30日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 吉田 和由

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

【課題】高段差、高アスペクト比を有する酸化膜上の多結晶シリコン膜のエッチングにおいては、段差部でのエッチング残渣や、下層の薄い酸化膜に損傷が発生する。

【解決手段】段差を有する酸化膜上の多結晶シリコン膜 5を、10mTorr以下の圧力領域で10¹⁰cm⁻³以上のプラズマ密度の得られる低圧高密度プラズマエッチング装置を用い、Cl₂とHBrとO₂との混合ガスを用い対絶縁膜との選択比30以下のエッチング条件により下層の薄い絶縁膜4が表出するまでエッチングを行う第1のエッチング工程と、HBrとO₂との混合ガスを用い次に対絶縁膜との選択比100以上のエッチング条件でエッチングを行う第2のエッチング工程によりエッチングする。







【特許請求の範囲】

【請求項1】 半導体基板上に段差のある絶縁膜を形成 したのち全面に多結晶シリコン膜を形成し段差を埋める 工程と、Cl2とHBrとO2との混合ガスを用いるド ライエッチング法により低圧力領域で対絶縁膜との選択 比の小さい第1のエッチングを行ない前記多結晶シリコ ン膜を除去し前記絶縁膜の薄い部分の表面を露出させる 工程と、薄い前記絶縁膜の表面を露出させたのちHBr とO2との混合ガスを用いるドライエッチング法により 高圧力領域で選択比の大きい第2のエッチングを行ない 10 前記多結晶シリコン膜の残渣を除去する工程とを含むこ とを特徴とする半導体装置の製造方法。

【請求項2】 第1のエッチングにおける圧力は2~8 mTorr、第2のエッチングにおける圧力は20~4 0mTorrである請求項1記載の半導体装置の製造方 法。

【請求項3】 第1のエッチングに用いる混合ガスの組 成は、Cl2が10~50%、HBrが50~90%、 O2 が3%以下である請求項1又は請求項2記載の半導 体装置の製造方法。

【請求項4】 第2のエッチングに用いる混合ガスの組 成は、HBrが95以上、O2が5%以下である請求項 1又は請求項2又は請求項3記載の半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に関し、特に半導体装置の製造工程で形成される多結 晶シリコン膜のドライエッチング方法に関する。

[0002]

【従来の技術】近年、半導体装置の高集積化や複雑化に 伴い、その構造はより3次元的なものになってきてい る。そのため、凹凸や高段差を有する部分に膜形成を行 う工程が多くなってきている。また、400nm以上の 垂直段差やアスペクト比1以上の開口部を有する絶縁膜 上に多結晶シリコン等の膜形成を行い、これをパターニ ングする必要性も生じてきている。

【0003】高段差の下地上に形成される典型的な例と LTHDRAM (DynamicRandom Acc ess Memory) 用スタックドキャパシタの電極 40 が上げられる。以下、多結晶シリコン膜を用いるスタッ クドキャパシタの蓄積電極の形成方法について図12を 用いて説明する。

【0004】まず、図12 (a) に示すように、シリコ ン基板21上に選択酸化法により厚さ約300nmのフ ィールド酸化膜22を形成する。次で全面に厚さ約30 0 n mの第1の多結晶シリコン膜を形成したのちパター ニングし、ゲート電極23を形成する。次でゲート電極 23をマスクとして不純物をイオン注入し拡散層25を

り厚さ約150nmの酸化シリコン膜24を形成したの ち、拡散層25と接続するための窓をあける。この窓あ けにより450~750nmの段差部26が形成され

【0005】次に図12 (b) に示すように、全面にキ ャパシタの蓄積電極となる厚さ600nmの第2の多結 晶シリコン膜27を形成する。次に、ゲート電極23上 にフォトレジスト膜28の端部が位置するようにしてC VD酸化膜のない拡散層25と接続している部分の第2 の多結晶シリコン膜27をマスクし、露出した第2の多 結晶シリコン膜27をエッチングする。この場合のエッ チングは、リアクティブイオンエッチング (RIE) 法 によって行われ、HBrにArを混合したガスを主成分 としたガス系を用いて段差部に残渣のないエッチング形 状を得ている。

【0006】高段差の下地上に形成される異なる例とし て、不揮発性メモリーのフローティングゲート電極が上 げられる。以下、多結晶シリコン膜を用いたフローティ ングゲート電極の形成方法について図面を用いて説明す 20 る。

【0007】まず、図1(a)に示すように、シリコン 基板1上にCVD法により厚さ約400nmの酸化膜を 形成し、リソグラフィ法とRIE法により酸化膜をライ ン幅 $0.45\mu m$ 、スペース幅 $0.39\mu m$ にパターニ ングし、素子分離を行うフィールド酸化膜2を形成す る。次で全面にCVD法により酸化膜を厚さ約50nm 形成し、エッチバックを行いフィールド酸化膜2の側面 にサイドウォール3を形成する。

【0008】次に図1 (b) に示すように、熱酸化法に より厚さ約20 n mのゲート酸化膜4を形成する。次で 全面にフローティングゲート電極となる多結晶シリコン 膜5をフィールド酸化膜上での厚さ250~300nm で形成する。これによりフィールド酸化膜による段差部 は埋め込まれほぼ平坦化される。その後フィールド酸化 膜2のラインと垂直(紙面と平行)にリソグラフィ法に よりフォトレジスト膜6からなるマスクを形成する。図 1 (b) におけるA-A線及びB-B線断面図が図1

(c) 及び図1 (d) である。次でマスクされていない 露出した多結晶シリコン膜5をエッチングし、図2

(a)~(c)に示すように、フローティングゲート電 極を形成する。このときの多結晶シリコン膜5のエッチ ングでは下地の凹凸により多結晶シリコン膜厚が250 ~300nmの薄い部分と650~700nmの厚い部 分とが存在し、同時にエッチングを行う必要がある。

【0009】このような段差を有する多結晶シリコン膜 のエッチング方法には、特開平5-304119号公報 に示されるように、RIE法によりHBrとArガスを 主成分とした混合ガスを用いる方法がある。この方法 は、酸化膜に対する選択比の高いHBrにArを混合す 形成する。次に、全面に層間絶緑膜としてCVD法によ 50 ることでエッチング時に段差部に形成されるデポジショ

3

ン物をArイオンによりたたいて除去し、柱状のエッチ ング残渣の発生を抑制するものである。

【0010】また、他のエッチング方法として特開平2 -219227号公報に示されるように、第1のエッチング工程でCClaとHeの混合ガスで下部の酸化膜4 が露出するまでエッチングを行い、次に第2のエッチング工程でCClaとHeとSF。ガスを用い等方性エッチングを行い、エッチング残渣をなくす方法がある。尚、多結晶シリコン膜のエッチング速度と選択比を高める為に選択比の高いHBrとエッチング速度の速いCl 10 2 との混合ガスも多く用いられている。

[0011]

【発明が解決しようとする課題】しかしながら、HBr とArガスを主成分とした混合ガスによるRIE法で多 結晶シリコン膜をエッチングする場合、図4 (a) 及び そのA-A線及びB-B線断面図である図4(b)及び 図4 (c) に示すように、フィールド酸化膜2の側壁に 柱状のエッチング残渣7が生じる。これはHBェガスを 主成分として用いていることと、フィールド酸化膜2の 間隔が 0. 39 μ m と狭いためフィールド酸化膜 3の側 20 壁にデポジションが生じることに原因がある。さらにこ のエッチング残渣7の問題を解決するために、デポジシ ョンの少ないClを含んだガス(例えばCCl4+H e)を用いて多結晶シリコン膜5をRIE法によりエッ チングを行った場合、図5(a)~(c)に示すよう に、エッチング残渣は生じないが、低選択比により下地 の酸化膜4がエッチングされ、シリコン基板1に損傷8 を与える。さらにCIを含んだガスを用いて選択比を高 くする条件でエッチングを行った場合、図6(a)~ (c) に示すように、側壁保護効果が小さいためフィー 30 ルド酸化膜2上の薄い多結晶シリコン膜にノッチング9 Aが生じ、また厚い多結晶シリコン膜にサイドエッチン グ9日が生じる。さらにRIE法ではプラズマ密度が低 いためフィールド酸化膜2側壁部にテーパー状の多結晶 シリコンのエッチング残り5Aが生じる。このエッチン グ残り5Aはオーバーエッチングを行っても取りきるこ とはできない。

【0012】また、段差部に生じるエッチング残渣を除去する方法として特開平2-219227号公報に示されるように第2のエッチング工程で等方性エッチングを40行う方法がある。しかし、この場合エッチング残渣を除去すると同時に多結晶シリコン膜と下地酸化膜との界面にノッチング9Aを生じさせ、半導体装置の信頼性を低下させる原因となる。

【0013】本発明の目的は、段差を有する絶縁膜上に 形成された多結晶シリコン膜をエッチングする際に、下 層の薄い絶縁膜をエッチングすることなく垂直なエッチ ング形状が得られしかも段差部で残渣を皆無にできる半 導体装置の製造方法を提供することにある。

[0014]

4

【課題を解決するための手段】本発明の半導体装置の製造方法は、半導体基板上に段差のある絶縁膜を形成したのち全面に多結晶シリコン膜を形成し段差を埋める工程と、Cl2とHBrとO2との混合ガスを用いるドライエッチング法により低圧力領域で対絶縁膜との選択比の小さい第1のエッチングを行ない前記多結晶シリコン膜を除去し前記絶縁膜の薄い部分の表面を露出させる工程と、薄い前記絶縁膜の表面を露出させたのちHBrとO2との混合ガスを用いるドライエッチング法により高圧力領域で選択比の大きい第2のエッチングを行ない前記多結晶シリコン膜の残渣を除去する工程とを含むことを特徴とするものである。

【0015】 薄い部分と厚い部分のある多結晶シリコン膜を同時にエッチングする場合、スループットの関係からエッチング速度の速い第1のエッチング法と、下地の酸化膜の損傷を考慮して酸化膜に対する選択比の大きい第2のエッチング法を用いることが有用である。発明者は、主に Cl_2 とHBrとを用い、高密度のプラズマを発生できるエッチング装置を用いて種々検討した結果、HBrと Cl_2 と O_2 との混合ガスを用い低圧力領域で第1のエッチングを行ない、次でHBrと O_2 との混合ガスを用い高圧力領域で第1のエッチングを行ない、次で10のエッチングを行ない、次で11のエッチングを行ない、次で11のエッチングを行ない、次で12のエッチングを行なうことにより、エッチング速度が速くしかも良好なエッチング形状が得られることを見出し本発明に至ったものである。

[0016]

【発明の実施の形態】次に、本発明について図面を用いて説明する。図1 (a) \sim (d) 及び図2 (a) \sim (e) は本発明の一実施の形態を説明する為の半導体チップの断面図であり、図1 (c) 及び(d) はそれぞれ図1 (b) のA - A 線及びB - B 線断面図、図2 (b), (d) 及び(c), (d) はそれぞれ図2

(a) のA-A線及びB-B線断面図である。

【0017】まず、図1(a)に示すように、シリコン 基板 1上にCVD法により厚さ約400 n mの酸化膜を形成し、リソグラフィ法とRIE法によりこの酸化膜をライン幅0.45 μ m、スペース幅0.39 μ mにパターニングし、素子分離を行うフィールド酸化膜2を形成する。次でCVD法により全面に酸化膜を厚さ約50 n m形成し、エッチバックを行いフィールド酸化膜2の側面にサイドウォール3を形成する。

【0018】次に図1(b)~(d)に示すように、熱酸化法により厚さ約20nmのゲート酸化膜4を形成したのち全面にフローティングゲート電極となる多結晶シリコン膜5を厚さ250~300nmで形成する。これによりフィールド酸化膜2により形成された段差部は埋め込まれほぼ平坦化される。その後フィールド酸化膜2のラインと垂直(紙面と平行)にリソグラフィ法によりフォトレジスト膜6のマスクを形成する。

0 【0019】次に図2 (a) ~ (e) に示すように、フ

オトレジスト膜6をマスクとし露出した多結晶シリコン膜6をエッチングしフローティングゲート電極を形成する。このときの多結晶シリコン膜6は、下地の凹凸により膜厚が250~300nmの薄い部分と650~700nmの厚い部分とが存在するが、これらを同時にエッチングする。エッチングは条件の異なる2つの工程によ

【0020】図3(a), (b)はこの多結晶シリコン膜6のエッチングを行う装置として、10mTorr以下の圧力領域で10¹⁰cm⁻³以上のプラズマ密度の得られる誘導結合プラズマ処理装置の断面図及び上面図である。

り行なう。

【0021】第1のエッチング工程においてはエッチン グガスとしてCl2、HBr、O2の混合ガスを用い、 対酸化膜との選択比を約15とする条件で下層酸化膜4 が表出するまでエッチングを行い、次に第2のエッチン グ工程においてエッチングガスとしてHBr、O2の混 合ガスを用い対酸化膜との選択比200以上の条件で第 1のエッチングと同程度の時間エッチングを行う。第1 のエッチング条件は、圧力5mTorr、誘電体プレー 20 ト11の上部に配置されたコイル16に加えるRF電源 10のパワー:コイルパワー300W、ウェーハ12を 保持する下部電極13に加えるRF電源14のパワー: バイアスパワー50W、ガス導入口15から導入する混 合ガスとしてはCl2流量30sccm、HBr流量7 0 s c c m, O₂ 流量1 s c c m である。第1のエッチ ング工程での条件では対酸化膜の選択比が15と低いた め、図2(a) \sim (c)に示したように、下層のゲート 酸化膜4が表出した時点でエッチングをとめる。このた め、フィールド酸化膜2の側壁部にエッチング残り5A が生じ、多結晶シリコン膜5のエッチング後の形状は裾 を引いたものとなる。このエッチング残りを除去し、裾 引きをなくすために第2のエッチング工程が必要とな る。第2のエッチングの条件は、圧力20Torr、コ イルパワー300W、バイアスパワー40W、HBェ流 量50sccm、O₂流量2sccmである。この条件 でエッチングを行うことにより図2(d), (e)に示 すように、ゲート酸化膜4に損傷を与えることなく、エ ッチング残りのないエッチング形状が得られる。

【0022】次に第1のエッチング工程の条件について 40 詳しく説明する。まず、圧力に関して、2~8 m T o r r の範囲では、図7 (a)に示すように、多結晶シリコンのエッチング速度及び均一性はほぼ一定でありエッチング後の多結晶シリコン膜の形状は変化しない。しかし、10 m T o r r を越えると多結晶シリコンのエッチング速度が低下し、20 m T o r r とすると4 m T o r r のときの約70%のエッチング速度となり、スループットを低下させる。これは、プラズマ密度の低下が原因であり、図3に示した低圧、高密度のプラズマを生成するプラズマ処理装置では、10 m T o r r 以下の圧力領 50

6

域でプラズマ密度は最大となり、10mTorrを超える圧力ではプラズマ密度が低下するためである。また、図7(b)に示すように、圧力の増加とともに酸化膜に対する選択比が向上し、フィールド酸化膜2の側壁部にデポジションが生じ、これがマスクとなりエッチング残渣が生じる。

【0023】次に、バイアスパワーを増加させた場合 は、図8(a), (b)に示すように、多結晶シリコン 膜のエッチング速度は増加し、耐酸化膜選択比は減少す る。これは、バイアスパワーを変化させることにより、 ウェーハに入射するイオンのエネルギーが大きく変化す るためである。耐酸化膜選択比が30を越える条件 (バ イアスパワー20W以下)では、図6(b)で示したよ うに、段差上部の多結晶シリコン膜とフィールド酸化膜 の界面にノッチングと呼ばれる形状異常が生じる。さら に、多結晶シリコン膜側壁にサイドエッチングが生じ る。これは、選択比の増加に伴い、ウェーハへの入射イ オンの速度の角度分布が広がり、散乱することに原因が ある。このため、耐酸化膜選択比は30以下とすること が必要であり、望ましくは10~20とするのがよい。 【0024】Cl2の混合比を増加させた場合は、図9 (a) に示すように、多結晶シリコン膜のエッチング速 度は増加し、図6(c)に示したようにサイドエッチン グ9Bが生じエッチング後の形状はテーパ角が大きいも のとなる。このため、垂直形状を得るためには、CL。 の流量を10~50sccmとする必要がある。この場 合酸化膜に対する選択比は図9(b)に示すように15 程度であり特に問題はない。又〇2流量を増加した場合 は図10(a)に示すように、多結晶シリコン膜のエッ チング速度は増加し、形状ではサイドエッチング量が増 加する。また、O2 流量をOsccmとすると多結晶シ リコン膜のエッチング速度が低下する。スループット及 びサイドエッチング抑制の観点からO2流量は1~3s ccmが望ましい。

【0025】次に、第2のエッチング工程について詳し く説明する。第2のエッチング工程では、厚さ20nm の薄いゲート酸化膜5が表出した状態であるため、耐酸 化膜との高い選択比が必要となる。Cl2 ガスを用いて 選択比を高くする条件では、サイドエッチング等の形状 異常が生じ、Cl2の混合比を減少させると垂直形状が 得られる。この為単に $HBr & O_2$ の混合ガスを使用す ることが効果的である。HBrとO2の混合ガスを用い 圧力を変えた場合の多結晶シリコン膜のエッチング速度 の均一性及び選択比を図11(a)及び(b)に示す。 10mTorr以下の低圧領域で第2のエッチングを行 った場合、図6(c)に示したように多結晶シリコン膜 の側壁部にサイドエッチング9Bが生じる。このサイド エッチングは圧力を20mTorr以上とすることでな くなる。圧力20mTorr、コイルパワー300W. バイアスパワー40W、HBr流量50sccm、O2

プの断面図。 【図2】本発明の実施の形態を説明する為の半導体チップの断面図。 【図3】実施の形態に用いたプラズマ処理装置の断面図

8

流量2sccmのときの対酸化膜との選択比は約200である。第2のエッチング工程にこの条件を用いた場合、第1のエッチング工程でのエッチング残り8を除去するために第1のエッチング工程のエッチング時間の70%以上のエッチング時間を必要とする。第2のエッチング工程の圧力を増加すると形状異常は生じないが、多結晶シリコンのエッチング速度は低下する。この為第2のエッチング工程の圧力領域としては20~40mTorの範囲であることが望ましい。

【図4】多結晶シリコン膜のエッチング方法の欠点を説明する為の半導体チップの断面図。

【0026】以上説明した第1と第2のエッチング工程 10 により、多結晶シリコン膜をエッチングし不揮発性メモリーのフローティングゲート電極を形成したときの形状は図2(d),(e)に示した通りであり、エッチング残りもなく、垂直形状のフローティングゲート電極が形成できる。

【図5】多結晶シリコン膜のエッチング方法の欠点を説明する為の半導体チップの断面図。

【0027】この実施の形態は、図3に示したプラズマ処理装置を用いたときのものであるが、本発明はこのプラズマ処理装置に限るものでなく、10mTorr以下の圧力領域で10¹⁰cm⁻³以上のプラズマ密度の得られるエッチング装置を用いた場合にも、対絶縁膜との選択 20比30以下のエッチング条件により下層の薄い絶縁膜が表出するまでエッチングを行う第1のエッチング工程と、次に対絶縁膜との選択比100以上のエッチング条件でエッチングを行う第2のエッチング工程の組み合わ

3 【図6】多結晶シリコン膜のエッチング方法の欠点を説明する為の半導体チップの断面図。

[0028]

せにより同様の効果が得られる。

【図7】エッチング速度、均一性及び選択比の圧力依存性を示す図。

【図8】エッチング速度、均一性及び選択比のバイアス

【発明の効果】以上説明したように、本発明は高い段差を有する多結晶シリコン膜を低圧高密度プラズマを用いてエッチングする際に、第1のエッチング工程として、圧力10mTorr以下のCl2/HBr/O2ガスの 30組み合わせとし対酸化膜との選択比30以下のエッチング条件で下層の酸化膜が表出するまでエッチングを行い、第2のエッチング工程として圧力20mTorr以上のHBr/O2ガスの組み合わせとし選択比100以上の条件でエッチングを行うことにより、エッチング残渣をなくし、下層の薄い酸化膜をエッチングすることなく多結晶シリコン膜を垂直な形状に異方性エッチングできる。

パワー依存性を示す図。 【図9】エッチング速度、均一性及び選択比のCl2流 量依存性を示す図。

【図面の簡単な説明】

【図10】エッチング速度、均一性及び選択比のO2流量依存性を示す図。

【図1】本発明の実施の形態を説明する為の半導体チッ 40

0 【図11】エッチング速度、均一性及び選択比の圧力依存性を示す図。

【図12】従来例を説明する為の半導体チップの断面図。

【符号の説明】

及び上面図。

1,21 シリコン基板

2, 22 フィールド酸化膜

3 サイドウォール

4 ゲート酸化膜

5,27 多結晶シリコン膜

5A エッチング残り

6 フォトレジスト膜

7 エッチング残渣

8 損傷

9 A ノッチング

9 B サイドエッチング


23 ゲート電極


24 酸化シリコン膜

25 拡散層


28 フォトレジスト膜


【図1】







【図2】










[図4]







【図5】










【図3】




【図12】













【図7】







【図8】







【図9】





【図10】





【図11】

